ReqTracer collega, gestisce e traccia i requisiti hardware da fonti multiple lungo il processo di progettazione. Questo tool fornisce agevolmente la documentazione e i report in ogni fase, gestendo l’impatto di eventuali modifiche dei requisiti. Un progetto può considerarsi completo solo quando i risultati in termini di funzionalità e di verifica soddisfano pienamente i requisiti. Ciò è vantaggioso per qualsiasi progetto, ma è necessario in particolar modo nelle applicazioni safety critical come i programmi DO-254, dove gli standard di codifica HDL devono essere documentati, seguiti e revisionati. Un approccio automatizzato garantisce una valutazione più coerente della qualità del codice RTL, grazie a un tool come HDL Designer (Designchecker).
Nei grandi progetti, le esecuzioni della simulazione sono aumentate enormemente, rendendo la simulazione al livello gate quasi impraticabile. Con gli Equivalence Checking tools, è possibile utilizzare tecniche statiche di verifica, per provare che due rappresentazioni di un progetto digitale sono un esatto abbinamento funzionale. Questo tipo di verifica opera centinaia di volte più veloce rispetto a una simulazione gate. In tal modo essa consente di mantenere i progetti nella tempistica prevista e liberi da errori, assicurando così la conformità agli standard di sicurezza.
Il webinar è condotto in inglese da Rachid Laaris.
Commenti per Safety Critical FPGA Design Flow